Characterization of fabrication process noises for 32nm NMOS devices
This paper describes the effect of fabrication process noises to Sub-nanometer devices, which in this case a 32nm NMOS transistor. This experiment a part of a full Taguchi Method analysis to obtain an optimum fabrication recipe for the said transistor. The two noises introduced in the fabrication is...
محفوظ في:
| المؤلفون الرئيسيون: | , , , |
|---|---|
| التنسيق: | |
| منشور في: |
2017
|
| الوصول للمادة أونلاين: | http://dspace.uniten.edu.my:8080/jspui/handle/123456789/5248 |
| الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|