Threshold voltage and leakage current variability on process parameter in a 22nm PMOS Device
This article explains the effect of variation on the process parameters while designing a Nano-scaled planar PMOS device in complementary metal-oxide-semiconductor (CMOS) technology for 22 nm gate length. This procedure aims to meet the best combination of fabrication process parameter on the thresh...
محفوظ في:
المؤلفون الرئيسيون: | Afifah Maheran A.H., Menon P.S., Ahmad I., Noor Faizah Z.A., Mohd Zain A.S., Salehuddin F., Sayed N.M. |
---|---|
مؤلفون آخرون: | 36570222300 |
التنسيق: | مقال |
منشور في: |
Universiti Teknikal Malaysia Melaka
2023
|
الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|
مواد مشابهة
-
Threshold voltage optimization in a 22nm High-k/Salicide PMOS device
بواسطة: Afifah Maheran, A.H., وآخرون
منشور في: (2017) -
Threshold voltage optimization in a 22nm High-k/Salicide PMOS device
بواسطة: Afifah Maheran A.H., وآخرون
منشور في: (2023) -
Effect of process parameter variability on the threshold voltage of downscaled 22nm PMOS using taguchi method
بواسطة: Maheran, A.H.A., وآخرون
منشور في: (2017) -
Effect of process parameter variability on the threshold voltage of downscaled 22nm PMOS using taguchi method
بواسطة: Maheran A.H.A., وآخرون
منشور في: (2023) -
Control factors optimization on threshold voltage and leakage current in 22 nm NMOS transistor using Taguchi method
بواسطة: Afifah Maheran, A.H., وآخرون
منشور في: (2017)