An efficient first order sigma delta modulator design
An efficient first order sigma delta modulator has been designed in circuit level, considering the possible non-idealities in 65 nm CMOS technology. This study at first determines the non-idealities of sigma delta modulator. The non-idealities investigated here are clock jitter noise that effects th...
محفوظ في:
| المؤلفون الرئيسيون: | , , |
|---|---|
| التنسيق: | |
| منشور في: |
2017
|
| الوصول للمادة أونلاين: | http://dspace.uniten.edu.my:8080/jspui/handle/123456789/5282 |
| الوسوم: |
إضافة وسم
لا توجد وسوم, كن أول من يضع وسما على هذه التسجيلة!
|